SU 563717 А1, 30.06.1977. SU 1505451 A3, 30.08.1989. RU 2318294 С1, 27.02.2008. SU 478446 А1, 25.07.1975. SU 896777 А2, 07.01.1982. SU 1797165 А1, 23.02.1993. SU 1580568 А1, 23.07.1990. SU 1202057 А1, 30.12.1985.
Имя заявителя:
Федеральное государственное учреждение 16 Центральный научно-исследовательский испытательный институт Министерства обороны Российской Федерации имени маршала войск связи А.И. Белова (RU)
Изобретатели:
Смирнов Олег Всеволодович (RU) Вергелис Николай Иванович (RU)
Патентообладатели:
Федеральное государственное учреждение 16 Центральный научно-исследовательский испытательный институт Министерства обороны Российской Федерации имени маршала войск связи А.И. Белова (RU)
Реферат
Изобретение относится к технике передачи данных и может использоваться в системах с решающей обратной связью для приема информации, закодированной циклическим кодом, допускающим мажоритарную процедуру декодирования. Технический результат - повышение помехоустойчивости и точности декодирования. Декодер с обнаружением и исправлением ошибок содержит два элемента ИЛИ, регистр сдвига, девять ключей, вычислитель синдрома, сумматоры, мажоритарный элемент, сумматор по модулю два, счетчик исправлений, счетчик сдвигов, блок дискретного интегрирования, счетчик недостоверных символов и буферный регистр сдвига. Новым в декодере является введение блока дискретного интегрирования, счетчика недостоверных символов, второго элемента ИЛИ, двух ключей (восьмого и девятого) и буферного регистра сдвига, а также изменение связей между известными элементами декодера. Все это способствует повышению помехоустойчивости и точности декодирования принимаемых дискретных сигналов за счет использования принципов мажоритарного декодирования. 1 ил.
Поиск патентов
Получить полное описание патента