US 2010/0080045 A1, 01.04.2010. US 2009/0257273 A1, 15.10.2009. RU 2188465 C2, 27.08.2002. RU 2030094 C1, 27.02.1995. US 7542331 В1, 02.06.2009.
Имя заявителя:
Федеральное государственное бюджетное образовательное учреждение высшего профессионального образования "Санкт-Петербургский государственный политехнический университет" (ФГБОУ ВПО "СПбГПУ") (RU)
Изобретатели:
Коротков Александр Станиславович (RU) Романов Роман Игоревич (RU)
Патентообладатели:
Федеральное государственное бюджетное образовательное учреждение высшего профессионального образования "Санкт-Петербургский государственный политехнический университет" (ФГБОУ ВПО "СПбГПУ") (RU)
Реферат
Изобретение относится к вычислительной технике. Технический результат заключается в повышении помехоустойчивости. Статическая запоминающая ячейка с двумя адресными входами на МОП-транзисторах состоит из триггера, двух ключей выборки и логического элемента «И», управляющего ключами, причем триггер состоит из первого и второго МОП-транзисторов с n-каналом и третьего и четвертого МОП-транзисторов с р-каналом, при этом содержит дополнительную общую шину триггеров, к которой подключены истоки первого и второго МОП-транзисторов, причем потенциал общей шины триггеров выше, чем потенциал общей шины ячейки. 3 ил.
Поиск патентов
Получить полное описание патента