RU 2004073 C1, 30.11.1993. RU 2281605 C2, 10.08.2006. SU 1097162 A1, 23.04.1988. SU 1319273 A1, 23.06.1987. GB 1256322 A, 08.12.1971. US 2007040585 A1, 22.02.2007. DE 19832101 A1, 27.01.2000. JP 2007208512 A, 16.08.2007. EP 0196616 A2, 08.10.1986.
Имя заявителя:
Государственное образовательное учреждение высшего профессионального образования "Санкт-Петербургский Государственный политехнический университет" (ГОУ "СПбГПУ") (RU)
Изобретатели:
Морозов Дмитрий Валерьевич (RU) Пилипко Михаил Михайлович (RU) Коротков Александр Станиславович (RU)
Патентообладатели:
Государственное образовательное учреждение высшего профессионального образования "Санкт-Петербургский Государственный политехнический университет" (ГОУ "СПбГПУ") (RU)
Реферат
Изобретение относится к цифровой технике и может использоваться для выполнения логической функции инвертирования в троичных устройствах. Технический результат заключается в снижении статической потребляемой мощности за счет уменьшения величины статических токов до значений, обусловленных токами утечки МОП транзисторов. Троичный инвертор состоит из инвертирующих цепей (1)-(4), триггерных цепей (5) и (6), комплементарных ключей (7)-(10) на основе МОП транзисторов. Входом являются входы цепей (1) и (2). Каждая инвертирующая цепь содержит комплементарные пары транзисторов, затворы и стоки которых попарно соединены. Каждая триггерная цепь состоит из двух компонентов на основе комплементарной пары транзисторов. Инвертирующие цепи, триггерные цепи и комплементарные ключи соединены так, как указано в формуле изобретения. При заданном логическом состоянии на входе обеспечивается замыкание ключей так, что напряжение на выходе соответствует требуемому значению троичного кода. При любом логическом состоянии на выходе невозможно протекание сквозного статического тока за счет наличия транзисторов в режиме отсечки. 5 ил., 2 табл.
Поиск патентов
Получить полное описание патента