US 6462585 В1, 08.10.2002. US 2004/0189373 А1, 30.09.2004. ЕР 0840452 В1, 18.07.2001. SU 1126943 А, 30.11.1984. SU 1688398 А1, 30.10.1991.
Имя заявителя:
ШАРП КАБУСИКИ КАЙСЯ (JP)
Изобретатели:
ОГАВА Ясуюки (JP) БРАУН Кристофер (JP)
Патентообладатели:
ШАРП КАБУСИКИ КАЙСЯ (JP)
Приоритетные данные:
30.07.2008 JP 2008-196147
Реферат
Изобретение относится к схеме компаратора, которая сравнивает два входных напряжения, и к устройству отображения, снабженному схемой компаратора. Техническим результатом является обеспечение невосприимчивости схемы компаратора к изменению пороговых напряжений транзисторов и флуктуации напряжения общего режима входного сигнала, обеспечение высокой скорости работы компаратора, а также высокой скорости осуществления сигнала, поступающего на подложку, устройством отображения, кроме того, обеспечение сокращения сигнальных линий, подключенных к подложке, и повышение надежности устройства отображения. Схема компаратора, способная сравнивать два входных напряжения, содержит первый инвертер, на который поступает первое входное напряжение, причем первый инвертер имеет структуру, в которой транзистор Р-типа и транзистор N-типа соединены последовательно между двумя проводами питания, и второй инвертер, на который поступает второе входное напряжение, причем второй инвертер имеет структуру, идентичную структуре первого инвертера, причем, по меньшей мере, один из первого и второго инвертеров образован двухзатворными транзисторами, каждый из которых имеет два затворных контакта, и на один из затворных контактов каждого двухзатворного транзистора подается входное напряжение, и другой из затворных контактов подключен к выходу другого инвертера. 2 н. и 5 з.п. ф-лы, 23 ил.
Поиск патентов
Получить полное описание патента