На данной странице представлена ознакомительная часть выбранного Вами патента

Вернуться к списку

СПОСОБ ИЗГОТОВЛЕНИЯ КМОП ИНТЕГРАЛЬНЫХ СХЕМ

Номер публикации патента: 94035816

Вид документа:  A1  Страна публикации:  RU  Рег. номер заявки:  94035816

Реферат

Изобретение относится к электронной технике и может быть использовано при изготовлении интегральных схем, особенно при необходимости минимизации количества операций литографии. Целью изобретения является уменьшение количества литографий при изготовлении КМОП интегральных схем. Указанная цель достигается тем, что в способе изготовления КМОП интегральных схем со взаимно перпендикулярным направлением затворов комплементарных транзисторов, размещенных в окнах в маскирующем слое на поверхности пластины, включающем нанесение, удаление и модификацию слоев направленными пучками в вышеуказанных окнах, маскирующий слой удаляют также и в местах размещения проводников, затем наносят защитный слой, который сначала удаляют в местах, подвергаемых облучению пучками вдоль первого направления под углами ±А к нормали к пластине, где и формируют транзисторы первого типа проводимости, затем защитный слой удаляют в местах, подвергаемых облучению пучками вдоль второго направления под теми же углами, где формируют транзисторы второго типа проводимости, далее в местах, подвергаемых облучению вдоль первого направления под углами ±В к нормали формируют первый проводящий слой, затем в местах, доступных облучению вдоль обоих направлений под углами ±В, формируют межслойную изоляцию и в местах, подвергаемых облучению под углами ±В вдоль второго направления, формируют второй проводящий слой, причем углы А и В выбирают, исходя из соотношения
4W/H > tgA > 3W/H, 3W/2H > tgB > W/H,
где W - ширина проводника, шины затвора, области стока/ истока,
Н - высота маскирующего покрытия.

Вернуться к списку