|
На данной странице представлена ознакомительная часть выбранного Вами патента
Для получения более подробной информации о патенте (полное описание, формула изобретения и т.д.) Вам необходимо сделать заказ. Нажмите на «Корзину»
| СПОСОБ ПЛАНАРИЗАЦИИ ИЗОЛИРУЮЩЕГО ДИЭЛЕКТРИЧЕСКОГО СЛОЯ МНОГОУРОВНЕВОЙ МЕТАЛЛИЗАЦИИ В ИНТЕГРАЛЬНЫХ СХЕМАХ |  |
Номер публикации патента: 1736304 |  |
| Редакция МПК: | 6 | | Основные коды МПК: | H01L021/324 | | Аналоги изобретения: | 1. Патент Японии N 59-124742, кл. H 01 L 21/88, 1982. 2. Патент Японии N 62-81732, кл. H 01 L 21/88, 1985. 3. патент США N 4676867, кл. C 03 C 15/00, 1986. |
| Имя заявителя: | Научно-исследовательский институт молекулярной электроники | | Изобретатели: | Валеев А.С.
Волк Ч.П.
Воротилов К.А.
Петровский В |
Реферат | |
Использование: изобретение относится к технологи производства интегральных схем (ИС), в частности к технологии изготовления многоуровневой металлизации в ИС. Сущность изобретения: в способе на поверхность ИС с металлизацией наносят первый диэлектрический слой диоксида кремния. Затем наносят пленкообразующий раствор и путем его отжига при нагревании со стороны подложки образуют планаризующий слой диоксида кремния. Поверхность этого слоя подвергают неселективному травлению, а затем наносят второй диэлектрический слой. Новым в способе является нанесение пленкообразующего раствора при температуре подложки 40-60oC и отжиг при нагревании со скоростью 0,2-0,3oC/мин.
|
Поиск патентов
Получить полное описание патента