US 5898637 А, 27.04.1999. US 4590588 А, 20.05.1986. US 2004/0022098 А1, 05.02.2004. US 2008/0144345 A1, 19.06.2008. WO 96/36050 A1, 14.11.1996. US 4739497 A, 19.04.1988. RU 2089943 C1, 10.09.1997.
Имя заявителя:
КВЭЛКОММ ИНКОРПОРЕЙТЕД (US)
Изобретатели:
РАО Хари (US) ДУ Юнь (US) ЮЙ Чунь (US)
Патентообладатели:
КВЭЛКОММ ИНКОРПОРЕЙТЕД (US)
Приоритетные данные:
27.06.2008 US 12/163,233
Реферат
Изобретение относится к вычислительной технике. Технический результат заключается в снижении потребления динамической мощности. Запоминающее устройство, содержащее множество интерфейсных портов; множество драйверов разрядных шин; множество разрядных шин соответствующих множеству драйверов разрядных шин; по меньшей мере, две подматрицы, причем каждая из упомянутых, по меньшей мере, двух подматриц содержит экземпляр из множества разрядных шин упомянутого запоминающего устройства и часть из множества числовых шин упомянутого запоминающего устройства; декодер, соединенный с упомянутыми, по меньшей мере, двумя подматрицами и упомянутым множеством портов ввода/вывода, причем упомянутый декодер выполнен с возможностью управлять упомянутым множеством числовых шин; и множество мультиплексоров, соответствующих множеству разрядных шин; при этом каждый мультиплексор функционирует, чтобы связывать с его соответствующей разрядной шиной только один экземпляр из его соответствующей разрядной шины на основе адреса ячейки запоминающего устройства, принятого в одном или более из упомянутого множества интерфейсных портов. 2 н. и 8 з.п. ф-лы, 7 ил.
Поиск патентов
Получить полное описание патента