US 2002118189 A1, 2002.08.29. US 2004169651 A1, 2004.09.02. US 6271851 B1, 2001.08.07. US 2003080959 A1, 2003.05.01. US 6313839 B1, 2001.11.06. US 5081698 A, 1992.01.14. US 6577307 B1, 2003.06.10. US 5844571 A, 1998.12.01. TW 449729 B, 2001.08.11. US 6801215 B1, 2004.10.05. US 6525726 В1, 2003.02.25. US 5933156 A, 1999.08.03. RU 2267161 C2,2005.12.27. NED GREEN et al, Иерархический Z-буфер, Apple Computer, U.C.Santa Cruz, перевод Вадим Репин, 2 июля 2000 года найдено в Интернет на http://www.ixbt.com/video/hierar-z.html. ARIE KAUFMAN, Rendering, visualization, and rasterization hardware, Springer-Verlag, New York, 1993, c.c.129-134.
Имя заявителя:
ИНТЕЛ КОРПОРЕЙШН (US)
Изобретатели:
ФАРРЕЛЛ, Роберт (US)
Патентообладатели:
ИНТЕЛ КОРПОРЕЙШН (US)
Приоритетные данные:
30.06.2008 US 12/215,920
Реферат
Изобретение относится к графической обработке для устройств обработки интегральных схем. Техническим результатом является повышение скорости тестирования глубины для исключения скрытой поверхности при графической обработке. Указанный технический результат достигается тем, что предложен способ графической обработки, содержащий этапы на которых тестируют глубину по меньшей мере двух блоков пикселей параллельно, и определяют, выключены ли все пиксели обоих блоков, и, если выключены, игнорируют эти блоки при тестировании глубины. Как вариант упомянутый блок пикселей представляет собой прямоугольный массив пикселей, а пиксели с минимальным и максимальным значением глубины пикселя среди всех пикселей в блоке соответствуют углам упомянутого прямоугольного массива пикселей. 2 н. и 8 з.п. ф-лы, 4 ил.
Поиск патентов
Получить полное описание патента