Sumangal Chakrabarty et al. Virtual Test-Bench for Analog Circuit Testability Analysis and Fault Diagnosis, AUTOTESTCON' 98, IEEE Systems Readiness Technology Conference, 1998, IEEE Salt Lake City, UT, USA, опубликованной 24-27 августа 1998, New York, найденная по адресу URL: http://citeseerx.ist.psu.edu/viewdoc/summary?doi=10.1.1.44.3019. RU 33612U1, 27.10.2003. GB 2362728 A, 28.11.2001. EP 1117044 A, 18.07.2001. US 6577981 B1, 10.06.2003.
Имя заявителя:
ИСПАНО СУИЗА (FR)
Изобретатели:
ГРАНЬЕ Юг (FR) БРЕГАН Кристиан (FR) ТОННЕЛЬЕ Филипп (FR) КРУАКСМАРИ Марк (FR)
Патентообладатели:
ИСПАНО СУИЗА (FR)
Приоритетные данные:
05.05.2004 FR 0404805
Реферат
Изобретение относится к системе и способу контроля робастности модели физической системы. Техническим результатом является обеспечение способа и системы контроля робастности модели физической системы к неисправностям. Способ включает этапы: определение первой модели физической системы, содержащей набор компонентов и, по меньшей мере, один интерфейс ввода, предназначенный для ввода значений данных, причем первая модель определена на формальном языке, описывающем поведение и функционирование каждого из указанных компонентов; определение, на формальном языке, заданного свойства, которому должна соответствовать модель физической системы; определение, на формальном языке, второй модели, соответствующей первой модели и дополненной механизмом ввода неисправностей; и автоматический поиск сочетания вводимых неисправностей и/или значений входных данных, приводящего к несоответствию указанному заданному свойству, при помощи средств формальной проверки. 2 н. и 11 з.п. ф-лы, 8 ил.
Поиск патентов
Получить полное описание патента