Промышленная Сибирь Ярмарка Сибири Промышленность СФО Электронные торги НОУ-ХАУ Электронные магазины Карта сайта
 
Ника
Ника
 

Поиск патентов

Как искать?
Реферат
Название
Публикация
Регистрационный номер
Имя заявителя
Имя изобретателя
Имя патентообладателя

    





Оформить заказ и задать интересующие Вас вопросы Вы можете напрямую c 6-00 до 14-30 по московскому времени кроме сб, вс. whatsapp 8-950-950-9888

На данной странице представлена ознакомительная часть выбранного Вами патента

Для получения более подробной информации о патенте (полное описание, формула изобретения и т.д.) Вам необходимо сделать заказ. Нажмите на «Корзину»


СПОСОБ, УСТРОЙСТВО И СХЕМА ДЛЯ ОСУЩЕСТВЛЕНИЯ ПРЕОБРАЗОВАНИЯ АДАМАРА

Номер публикации патента: 2150141

Вид документа: C1 
Страна публикации: RU 
Рег. номер заявки: 96115176 
  Сделать заказПолучить полное описание патента

Редакция МПК: 
Основные коды МПК: G06F017/14    
Аналоги изобретения: US 3792355 A, 12.02.74. SU 1265795 A1, 23.10.86. SU 1462355 A1, 28.02.89. US 4446530 A, 01.05.84. SU 951320 A, 15.08.82. SU 1098005 A, 15.06.84. SU 1536398 A1, 15.01.90. 

Имя заявителя: КВЭЛКОММ ИНКОРПОРЕЙТЕД (US) 
Изобретатели: Хаутен Дехеш (US) 
Патентообладатели: КВЭЛКОММ ИНКОРПОРЕЙТЕД (US) 
Номер конвенционной заявки: 173,460 
Страна приоритета: US 

Реферат


Изобретение относится к способам обработки цифрового сигнала. Базовым строительным блоком устройства быстрого преобразования Адамара является FHT-процессор. В состав FHT-процессора входят устройство вычитания, предназначенное для вычитания входного символа из задержанного обработанного символа, первый мультиплексор, элемент памяти для хранения выходной информации первого мультиплексора в качестве задержанного обработанного символа, сумматор для суммирования входного символа с задержанным обработанным символом, а также второй мультиплексор для получения либо суммы входного символа и задержанного обработанного символа, либо задержанного обработанного символа в качестве выходной информации. Этот базовый процессор предназначен для работы совместно с различными конфигурациями памяти. Эти процессоры могут затем быть связаны последовательно для выполнения преобразования Адамара любых определенных порядков. Кроме этого, изобретение описывает два способа оптимизации использования ресурсов памяти. Один из них использует оптимальную конфигурацию элементов памяти, а второй использует усечение. Технический результат изобретения заключается в уменьшении расходов ресурсов памяти и возможности осуществления последовательного преобразования. 4 с. и 12 з.п. ф-лы, 4 ил.


Дирекция сайта "Промышленная Сибирь"
Россия, г.Омск, ул.Учебная, 199-Б, к.408А
Сайт открыт 01.11.2000
© 2000-2018 Промышленная Сибирь
Разработка дизайна сайта:
Дизайн-студия "RayStudio"