|
На данной странице представлена ознакомительная часть выбранного Вами патента
Для получения более подробной информации о патенте (полное описание, формула изобретения и т.д.) Вам необходимо сделать заказ. Нажмите на «Корзину»
| УСТРОЙСТВО ДЛЯ РЕШЕНИЯ СИСТЕМ ЛИНЕЙНЫХ АЛГЕБРАИЧЕСКИХ УРАВНЕНИЙ |  |
Номер публикации патента: 2116667 |  |
| Редакция МПК: | 6 | | Основные коды МПК: | G06F017/12 | | Аналоги изобретения: | 1. Evans D.T., Makgaritis K. Systolic bloc LV decompositions. Integration , v. 8, 1989, p. 68, fig. 1, p. 78, fig. 5. 2. Kung H.T., Leiserson G.E. S ystolic arrays (for VLSI). Sparse matrix processing. Phil., SIAM., 1979, p . 270, fig. 5.2, p. 273, fig. 6.2. |
| Имя заявителя: | Якуш Виктор Павлович (RU) | | Изобретатели: | Якуш Виктор Павлович (RU)
Драницин Олег Николаевич (RU)
Лиходед Николай Александрович (BY)
Соболевский Павел Иосифович (BY)
Тиунчик Александр Александрович (BY) | | Патентообладатели: | Якуш Виктор Павлович (RU)
Драницин Олег Николаевич (RU)
Лиходед Николай Александрович (BY)
Соболевский Павел Иосифович (BY)
Тиунчик Александр Александрович |
Реферат | |
Изобретение относится к вычислительной технике и может быть использовано в специализированных вычислительных машинах и устройствах обработки сигналов высокой производительности для решения систем линейных алгебраических уравнений с блочно-трехдиагональной матрицей методом матричной прогонки. Цель изобретения - сокращение аппаратурных затрат. Поставленная цель достигается тем, что устройство содержит M вычислительных модулей первого типа, М вычислительных модулей второго типа, М вычислительных модулей третьего типа, M вычислительных модулей четвертого типа, где M - размерность матриц, блок памяти, группу регистров, регистр и две группы элементов ИЛИ. В основу работу устройства положен систолический принцип обработки информации. 5 ил., 8 табл.
|
Поиск патентов
Получить полное описание патента