RU 2380739 С1, 27.01.2010. RU 2408058 С2, 27.12.2010. SU 1034031 А, 07.08.1983. WO 86/07173 А1, 04.12.1986. US 7185042 В1, 27.02.2007.
Имя заявителя:
Общество с ограниченной ответственностью "СибИС" (RU)
Изобретатели:
Шубин Владимир Владимирович (RU)
Патентообладатели:
Общество с ограниченной ответственностью "СибИС" (RU)
Реферат
Изобретение относится к вычислительной технике и может быть использовано при построении многоразрядных быстродействующих сумматоров и АЛУ. Техническим результатом является повышение надежности и уменьшение габаритов сумматора. Устройство содержит полевые транзисторы P-типа с первого по девятый, полевые транзисторы N-типа с десятого по восемнадцатый, входы слагаемых A и B, вход переноса CIN, выводы питания высокого и низкого уровней напряжения, первый инвертор, выход которого является выходом сигнала переноса COUT, второй инвертор, выход которого является выходом результата сложения S, третий инвертор и двухвходовой логический элемент ИСКЛЮЧАЮЩЕЕ-ИЛИ. 1 ил., 1 табл.