IEEE JOURNAL OF SOLID-STATE CIRCUITS, VOL.32, NO.7, JULY 1997, p.1085, fig. 4(p). RU 2164036 C2, 10.03.2001. RU 2152641 C1, 10.07.2000. SU 1034031 A, 07.08.1983. WO 86/07173 A1, 04.12.1986. DE 3630605 A1, 17.03.1988.
Имя заявителя:
Шубин Владимир Владимирович (RU), Лебедев Юрий Павлович (RU)
Изобретатели:
Шубин Владимир Владимирович (RU) Лебедев Юрий Павлович (RU)
Патентообладатели:
Шубин Владимир Владимирович (RU) Лебедев Юрий Павлович (RU)
Реферат
Изобретение относится к вычислительной технике и может быть использовано при построении многоразрядных быстродействующих сумматоров и АЛУ. Техническим результатом является повышение быстродействия формирования сигнала переноса за счет уменьшения емкостных нагрузок в цепи прохождения сигнала от входа переноса CIN до выхода COUT. Устройство содержит 10 полевых транзисторов Р-типа проводимости, 10 полевых транзисторов N-типа проводимости, входы слагаемых А и В, вход переноса CIN, выводы питания высокого и низкого уровней напряжения, первый инвертор, выход которого является выходом сигнала переноса COUT, второй инвертор, выход которого является выходом результата сложения S, двухвходовой логический элемент И-НЕ и двухвходовой логический элемент ИЛИ-НЕ. 1 ил., 1 табл.
Поиск патентов
Получить полное описание патента