|
На данной странице представлена ознакомительная часть выбранного Вами патента
Для получения более подробной информации о патенте (полное описание, формула изобретения и т.д.) Вам необходимо сделать заказ. Нажмите на «Корзину»
| ОДНОРАЗРЯДНЫЙ СУММАТОР |  |
Номер публикации патента: 2164036 |  |
| Редакция МПК: | 7 | | Основные коды МПК: | G06F007/50 | | Аналоги изобретения: | SU 1509874 A1, 23.09.1989. SU 1439578 A1, 23.11.1988. SU 1644132 A1, 23.04.1991. EP 0291963 A2, 23.11.1988. JP 6126297 A, 20.11.1986. |
| Имя заявителя: | Государственный университет "Львивська политэхника" (UA) | | Изобретатели: | Панькив Руслан Степанович (UA) | | Патентообладатели: | Государственный университет "Львивська политэхника" (UA)
Панькив Руслан Степанович (UA) | | Номер конвенционной заявки: | 95083698 | | Страна приоритета: | UA |
Реферат | |
Изобретение относится к вычислительной технике и может быть использовано при проектировании вычислительных узлов на логических элементах в составе специализированных КМОП БИС. Одноразрядный сумматор имеет в своем составе соединенные функционально пять МОП транзисторов р-типа и пять МОП транзисторов n-типа, входы первого и второго операндов, вход переноса и выходы суммы и переноса. Исток третьего МОП транзистора р-типа соединен со входом переноса. За счет введения нового соединения упростился алгоритм формирования выходного переноса. При условии равенства сигналов входных операндов значение выходного переноса совпадает со значением одного из операндов. В другом случае выходной перенос равен входному. Технический результат изобретения заключается в уменьшении аппаратных затрат при реализации одноразрядного сумматора и повышении надежности функционирования. 1 ил.
|
Поиск патентов
Получить полное описание патента